This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-043590

(43) Date of publication of application: 08.02.2002

(51)Int.Cl.

H01L 31/02 G03F 9/00 H01L 21/3065

(21)Application number: 2000-221799

(71)Applicant: FUJI ELECTRIC CO LTD

(22) Date of filing:

24.07.2000


(72)Inventor: UEMATSU TAKAHIKO

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57) Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device in which an aligning marker is formed in an accurate dimension and a method for manufacturing the same.

SOLUTION: The method for manufacturing the semiconductor device comprises the steps of coating a TiN film 41 of an antireflection film on an Al shielding film 10, forming a black dye-filled polyimide film 11 thereon, opening the film 11 on a position for forming the marker 15, and thereafter opening the film 41 by anisotropically etching. Thus, the marker 15 is formed on the film 41 by anisotropically etching to obtain the marker having a small dimensional unevenness.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 **特開2002**—43590

(P2002-43590A) (43)公開日 平成14年2月8日(2002.2.8)

(51) Int. Cl. 7	識別記号	FI		テーマコート・	(参考)
H01L 31/02		G03F 9/00	Н	5F004	
G03F 9/00		H01L 31/02	В	5F088	
H01L 21/3065		21/302	J		

審査請求 未請求 請求項の数6 OL (全8頁)


		
(21)出顧番号	特願2000-221799(P2000-221799)	(71)出顧人 000005234
		富士電機株式会社
(22)出願日	平成12年7月24日(2000.7.24)	神奈川県川崎市川崎区田辺新田1番1号
		(72)発明者 植松 隆彦
		神奈川県川崎市川崎区田辺新田1番1号
		富士電機株式会社内
		(74)代理人 100088339
		弁理士 篠部 正治
		Fターム(参考) 5F004 DA00 DA04 DA18 DA26 DB12
		DB13 EA33 EB08
		5F088 BA18 BA20 HA03 HA10 HA20

(54) 【発明の名称】半導体装置およびその製造方法

(57)【要約】

【課題】高精度の寸法で位置合わせマーカが形成された 半導体装置およびその製造方法を提供すること。

【解決手段】A1遮光膜10上に反射防止膜であるTiN膜41を被覆し、その上に黒色染料入りポリイミド膜11を形成し、マーカ15を形成する箇所の上の黒色染料入りポリイミド膜11を開口し、その後、TiN膜41を異方性エッチングで開口する。異方性エッチングでTiN膜41にマーカ15を形成することで寸法ばらつきが少ないマーカが得られる。



【特許請求の範囲】

【請求項1】光センサの受光部を形成した半導体基板 と、該半導体基板上に形成した絶縁膜と、該絶縁膜上に 形成した遮光膜と、該遮光膜上に形成した反射防止膜 と、該反射防止膜上に形成した光を吸収するポリイミド 膜と、前記受光部以外の箇所の前記ポリイミド膜に形成 される第1開口部と、前記第1開口部の下の反射防止膜 に形成される第2開口部とを具備し、該第2開口部が前 記基板を取り付けるケースとの位置合わせマーカとなる ことを特徴とする半導体装置。

【請求項2】前記反射防止膜が、窒化チタン膜もしくは 酸化銅膜であることを特徴とする請求項1に記載の半導 体装置。

【請求項3】前記遮光膜が、A1膜もしくはA1合金膜 で形成されることを特徴とする請求項1に記載の半導体 装置。

【請求項4】前記光を吸収するポリイミド膜が黒色顔料 入りポリイミド膜であることを特徴とする請求項1に記 載の半導体装置。

【請求項5】半導体基板に受光部を形成する工程と、該 20 半導体基板上に絶縁膜を形成する工程と、該絶縁膜上に 遮光膜を形成する工程と、該遮光膜上に反射防止膜を形 成する工程と、該反射防止膜上に光を吸収するポリイミ ド膜を形成する工程と、前記受光部上の前記ポリイミド 膜、前記反射防止膜および前記遮光膜をそれぞれを貫通 して開口する工程と、前記受光部以外の箇所の前記ポリ イミド膜を開口する工程と、前記ポリイミド膜開口部下 の反射防止膜を貫通して開口し、ケースとの位置合わせ マーカを形成する工程とを含むことを特徴とする半導体 装置の製造方法。

【請求項6】前記反射防止膜を、前記ポリイミド膜上に 形成したレジストをマスクとして、異方性エッチングで 開口することを特徴とする請求項5に記載の半導体装置 の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、オートフォーカ ス・モジュールなどの半導体装置およびその製造方法に 関する。

[0002]

【従来の技術】オートフォーカス・モジュールにおい て、可視光ノイズが光センサ部に入射することによる測 定距離性能の低下を防ぐための層として、黒色顔料入り ポリイミドが使用されている。図21は、従来の半導体 装置の要部断面図である。この図はオートフォーカス・ モジュールのセンサー部の要部断面図である。

【0003】半導体基板1の表面層にp型ウエル層2を 形成し、このp型ウエル層2の表面層にn[†]層3を形成 する。このp型ウエル層2とn'層3で形成されるpn ダイオードがオートフォーカス・モジュールの光センサ 50 また、この黒色顔料入りポリイミド膜は、特開平4-2

部となる。この光センサ部を形成した半導体基板上に、 図示しない他の箇所に形成されるMOSトランジスタの ゲート酸化膜4を形成し、このゲート酸化膜4上に減圧 CVD酸化膜5、BPSG膜6を積層し、その上に、光 センサ部上が開口されるように、選択的に、配線用のA 1合金膜7を形成する。その上に、プラズマ酸化膜8と プラズマ窒化膜9を積層し、接続孔31を形成し、A1 遮光膜10を形成する。このA1遮光膜10は配線も兼 ねる場合もある。

【0004】その上に、黒色顔料入りポリイミド膜11 10 を形成し、光センサ部上の黒色顔料入りポリイミド膜 1 1を開口し、このとき、レンズ付きケース17(18は レンズ) との位置合わせマーカ16も形成する。その上 にクリアモールド樹脂13を被覆する。このクリアモー ルド樹脂13で被覆された光センサ部が形成されたチッ プ(半導体基板1)が、レンズ付きケース17に収納さ れて、オートフォーカス・モジュールが完成する。尚、 レンズ付きケース17とチップとの位置合わせは、図示 しないレンズ付きケース17に形成したマーカとチップ 側に形成されたマーカ16とを合わせることで行う。ま た、図中の19は空隙である。

【0005】つぎに、図21の半導体装置のさらに具体 的な製造方法について説明する。シリコン基板1にpn 接合のフォトダイオード(光センサ部)となる、拡散深 ぎに、図示しないMOSトランジスタを形成する際のゲ ート酸化膜4上に、減圧CVD法により形成した減圧C VD酸化膜5、BPSG (Boro Phospho Silicate Glass)膜6を順次形成し、シ リコン基板1とのコンタクト(図示せず)を開口する。 【0006】つぎに、配線層となるA1合金膜7を形成 し、配線パターンを形成後、プラズマ酸化膜8、プラズ マ窒化膜9をそれぞれ、プラズマCVD法により形成す る。つぎに、遮光層となるAI遮光膜10を形成し、A 1 遮光膜 1 0 のパターンを形成後、黒色顔料入りポリイ ミド膜11を塗布し、フォトダイオードとなるpn接合 の上方に開口部12を形成する。

【0007】つぎに、ダイシングしてチップ状態にし、 透明なクリアモールド樹脂13でモールドする。最後 40 に、このモールドしたチップと光学系(レンズ付きケー ス17)を組み合わせる。前記の黒色顔料入りポリイミ ド膜11の働きをつぎに説明する。レンズ18およびク リア・モールド樹脂13を透過した可視光は、AI遮光 膜10で反射し、この反射光はクリア・モールド樹脂と 外部との界面で反射する。この反射光が、光センサ部に 導入されると好ましくない。

【0008】黒色顔料入りポリイミド膜11は、この可 視光を吸収するので、前記の光センサ部に反射光や、迷 光、乱光の可視光ノイズが導入されるのを防いでいる。

06874で開示されているように、固体撮像素子でも 乱光や迷光を吸収するために用いられている。

[0009]

【発明が解決しようとする課題】図22は、黒色顔料入りポリイミド膜11に位置合わせマーカ16を形成する様子を示す図である。このマーカ16は、光センサ部や接続孔31部以外の任意の箇所に形成して構わない。図22において、黒色顔料入りポリイミド膜11のパターンを形成するため、ポジ型レジスト21を塗布した後、現像液で露光された部分のレジストを溶解して、レジス10トパターンを形成する。このとき、アルカリ性の現像液で、黒色顔料入りポリイミド膜11も露光部のレジスト21と共に溶解される。

【0010】ところで、この黒色顔料入りポリイミド膜11は、シクロヘキサノン(cyclohexanone)の溶媒に、Nーメチルー2ーピロリドン(Nーmethyl-2-pyrrolidone)のイミド系化合物と、黒色顔料である金属錯体化合物を混合したものである。一方、ポリイミドと黒色顔料を均一に混合させるためには、黒色顔料入りポリイミドに、密着増強剤を20加えることは、均一な混合の妨げになるために、難しい。そのため、下地膜であるAl遮光膜10との密着性を上げるために、Al遮光膜10と黒色顔料入りポリイミド膜11の間にシランカップリング剤を塗布する工程が追加される。

【0011】しかし、シランカップリング剤を使って、 黒色顔料入りポリイミド膜11とA1遮光膜10との密 着性を向上させているものの、十分ではなく、黒色顔料 入りポリイミド膜11とA1遮光膜10の界面への現像 液のしみ込みにより、図示するように、サイド・エッチ 30 ングされる。そのサイドエッチング量2は、マスク寸法 に対して6μmから13μm程度にばらつきがある。

【0012】 チップ(半導体基板1)とケース(レンズ付きケース17)との位置合わせに必要とされるマーカ 16の仕上がり大きさは、横100 μ m、縦30 μ m程 度の長方形にするために、通常、マスク寸法が、横80 μ m、縦10 μ m程度であるマスクを用いる。そうすると、サイドエッチング量が6 μ mの場合は、横92 μ m、縦22 μ mとなり、正規のマーカに対して、縦、横とも8 μ mも小さくなる。一方、サイドエッチング量が 4013 μ mの場合は、逆に6 μ m正規のマーカに対して大きくなる。このようにマーカ16の寸法に、正規寸法に対して6 μ mから8 μ mと大きなばらつきが生じる。そうすると、組立工程で、チップとケースの位置合わせが困難となり、位置合わせに時間がかかる。

【0013】この発明の目的は、前記の課題を解決して、寸法ばらつきが少ない位置合わせマーカが形成された半導体装置およびその製造方法を提供することにある。

[0014]

【課題を解決するための手段】前記の目的を達成するた めに、光センサ (pnダイオード)で受光部を形成した 半導体基板と、該半導体基板上に形成した絶縁膜と、該 絶縁膜上に形成した遮光膜と、該遮光膜上に形成した反 射防止膜と、該反射防止膜上に形成した光を吸収するポ リイミド膜と、前記受光部以外の箇所の前記ポリイミド 膜に形成される第1開口部と、前記第1開口部の下の反 射防止膜に形成される第2開口部とを具備し、該第2開 口部がケースとの位置合わせマーカとなる構成とする。 【0015】また、前記反射防止膜が、窒化チタン膜も しくは酸化銅膜であるよい。また、前記遮光膜が、Al 膜もしくはA1合金膜で形成されるとよい。また 前記 ポリイミド膜が黒色顔料入りポリイミド膜であるとよ い。また、半導体基板に受光部を形成する工程と、該半 導体基板上に絶縁膜を形成する工程と、該絶縁膜上に遮 光膜を形成する工程と、該遮光膜上に反射防止膜を形成 する工程と、該反射防止膜上に光を吸収するポリイミド 膜を形成する工程と、前記受光部上の前記ポリイミド 膜、前記反射防止膜および前記遮光膜をそれぞれを貫通 して開口する工程と、前記受光部以外の箇所の前記ポリ イミド膜を開口する工程と、前記ポリイミド膜開口部下 の反射防止膜と貫通して開口して、ケースとの位置合わ せマーカを形成する工程と含む製造方法とする。前記反 射防止膜を、前記ポリイミド膜上に形成したレジストを マスクとして、異方性エッチングで開口するとよい。 [0016]

【発明の実施の形態】図1は、この発明の第1実施例の 半導体装置の要部断面図である。半導体基板1の表面層 にp型ウエル層2を形成し、このp型ウエル層2の表面 層にn'層3を形成する。このp型ウエル層2とn'層 3で形成されるpnダイオードがオートフォーカス・モ ジュールの光センサ部(受光部)となる。この光センサ 部を形成した半導体基板1上に、図示しない他の箇所に 形成されるMOSトランジスタのゲート酸化膜4を形成 し、このゲート酸化膜4上に減圧CVD酸化膜5、BP SG膜6を積層し、その上に、光センサ部上が開口され るように、選択的に、配線用のA1合金膜7(またはA 1膜)を形成する。その上に、プラズマ酸化膜8とプラ ズマ窒化膜9を積層し、接続孔31を形成し、A1遮光 膜10を形成する。このA1遮光膜10は配線も兼ねる 場合もある。また、AI遮光膜10はAI膜もしくはA 1合金膜で形成する。尚、A 1合金膜とはA 1に少量の Si、Cuなどが添加された合金膜のことである。

【0017】その上に、反射防止膜である窒化チタン膜(TiN膜41)を被覆し、その上に可視光を吸収する 黒色顔料入りポリイミド膜11を形成し、図示しない光 センサ部上およびマーカ15を形成する箇所の上の黒色 顔料入りポリイミド膜11と酸化銅膜41を開口する。 その上に図21に示すように、クリアモールド樹脂13

50 を被覆する。このクリアモールド樹脂13で被覆された

光センサチップが、レンズ付きケース17に収納され て、オートフォーカス・モジュールが完成する。尚、前 記の黒色顔料入りポリイミド膜11の色は灰色でも構わ ない。

【0018】前記のTiN膜41を黒色顔料入りポリイ ミド膜11とA1遮光膜10の間に形成することで、レ ンズ付きケース17との位置合わせマーカ15のマスク 寸法に対しての寸法ズレが1µm程度となり、寸法精度 が向上し、位置合わせ時間が1割程度短縮することがで きた。図2から図10は、この発明の第2実施例の半導 10 体装置の製造方法であり、工程順に示した要部製造工程 断面図である。

【0019】図2に示すように、すでに図示しない光セ ンサ部やMOSトランジスタを形成したシリコンからな る半導体基板1上のゲート酸化膜4上に、減圧CVD法 により減圧CVD酸化膜5、BPSG膜6を膜厚0.6 μm程度に積層形成する。つぎに、BPSG膜6上に第 1の配線層となるA1合金層7を形成し、配線パターン を形成後、厚さ 0. 1 μ m の プラズマ酸化膜 8 を厚さ 1 μmのプラズマ窒化膜 9 をそれぞれプラズマ C V D 法で 20 成膜する。その後、パターニングを行い、ドライエッチ ング法により接続孔31を形成する。

【0020】つぎに、図3に示すように、遮光層および 配線層となるAI膜またはAI合金膜からなるAI遮光 膜10をスパッタリング法により厚さ1μm成膜する。 つぎに、図4に示すように、A1遮光膜10をパターニ ング、エッチングにより加工する。つぎに、図5に示す ように、N、ガスを用いた反応性スパッタリング法によ り、厚さ30nmの反射防止膜である窒化チタン膜(T iN膜41)を成膜する。スパッタの条件は、例えば、 成膜圧力は0.53Pa、Arガス流量45sccm、 O, ガス流量105sccm、成膜温度は300℃であ

【0021】つぎに、図6に示すように、下地膜である TiN膜41との密着性を上げるために、2-プロパノ ール(2-propanol)と有機系シラン化合物か らなるシランカップリング剤(図示せず)を塗布し、さ らに、厚さ1. 8 µmの黒色顔料入りポリイミド11膜 を被覆する。つぎに、図7に示すように、黒色顔料入り ポリイミド11膜をパターニングするため、厚さ1.5 40 μmのポジ型レジスト21を塗布する。

【0022】つぎに、図8に示すように、現像液によ り、露光された部分のレジスト21を溶解して、レジス トパターンを形成する。このとき、アルカリ性である現 像液により、黒色顔料入りポリイミド膜11も露光部の レジストとともに、溶解される。即ち、黒色顔料入りポ リイミド膜11は現像液によりウエットエッチングされ る。このとき、黒色顔料入りポリイミド膜11は、6か ら13μmのサイドエッチング量2でサイドエッチング される。

【0023】つぎに、図9に示すように、図8のレジス トパターンをマスクとして、六フッ化硫黄SF。ガス流 量50sccm、O, ガス流量20sccmの混合ガス を用いて、圧力26.7Pa、RFパワー200Wで異 方性のドライエッチングを行う。異方性エッチングのた めに、TiN膜のサイドエッチング量xは1μm程度で ある。

【0024】最後に、図10に示すように、プロピレン グリコールモノメチルエーテルアセテート(propy lene glycol monomethyleth eracetate: CH, CH (OCOCH,) CH , OCH,) 溶液によりレジストパターンを剥離する。 前記のように、黒色顔料入りポリイミド膜11とA1遮 光膜10との間に、窒化チタン41aを形成し、この窒 化チタン膜41にマーカを形成することで、マスク寸法 に対して1μm程度ズレで、寸法ばらつきが少ないマー 力を得ることができる。

【0025】図11は、この発明の第3実施例の半導体 装置の要部断面図である。図1との違いは、TiN膜4 1の代わりに酸化銅膜41aとした点である。図1と同 様に、マーカ15aの正規寸法に対するズレは1 μm程 度である。図12から図21は、この発明の第4実施例 の半導体装置の製造方法であり、工程順に示した、要部 製造工程断面図である。

【0026】図12に示すように、すでに、図示しない 光センサ部やMOSトランジスタを形成したシリコンか らなる半導体基板1上のゲート酸化膜4上に、減圧CV D法により減圧CVD酸化膜5、BPSG膜6を膜厚 0. 6 μm程度に積層形成する。つぎに、BPSG膜 6 上に第1の配線層となるA1合金層7を形成し、配線パ ターンを形成後、厚さ0. 1μmのプラズマ酸化膜8を 厚さ1μmのプラズマ窒化膜9をそれぞれプラズマCV D法で成膜する。その後、パターニングを行い、ドライ エッチング法により接続孔31を形成する。

【0027】つぎに、図13に示すように、遮光層およ び配線層となるA1膜又はA1合金膜からなるA1遮光 膜10をスパッタリング法により、厚さ1μm成膜す る。つぎに、図14に示すように、A1遮光膜10をパ ターニング、エッチングにより加工する。つぎに、図1 5に示すように、O、ガスを用いた反応性スパッタリン グ法により、厚さ50mmの反射防止膜である酸化銅膜 41 aを成膜する。スパッタ成膜の条件は、例えば、成 膜圧力は0.4Pa、Arガス流量30sccm、O ガス流量1001sccm、成膜温度は200℃であ

【0028】つぎに、図16に示すように、下地膜であ る酸化銅膜41aとの密着性を上げるために、2-プロ パノール (2-propanol) と有機系シラン化合 物からなるシランカップリング剤(図示せず)を塗布 50 し、さらに、厚さ1. 8μ mの黒色顔料入りポリイミド

30

11膜を被覆する。つぎに、図17に示すように、黒色 顔料入りポリイミド11膜をパターニングするため、厚 さ1.5 μ mのポジ型レジスト21を塗布する。

【0029】つぎに、図18に示すように、現像液により、露光された部分のレジスト21を溶解して、後でマーカ15となる箇所の上のレジスト21に開口部15 bを形成する。このとき、アルカリ性である現像液により、黒色顔料入りポリイミド膜11 b露光部のレジスト21と共に、溶解される。即ち、黒色顔料入りポリイミド膜11は現像液によりウエットエッチングされる。こ10のとき、黒色顔料入りポリイミド膜11は、6から13 μ mのサイドエッチング量yでサイドエッチングされる。

【0030】つぎに、図19に示すように、レジスト21をマスクとして、SiCl,、Cl,、NH,の塩素系混合ガスを用いて、酸化銅膜41aにマーカ15をドライエッチングで形成する。このドライエッチングは、側壁に保護膜を形成しながら行われる異方性エッチングである。また、アンモニアNH、を使用するのは、常温で液体である四塩化ケイ素SiCl,をアンモニアガス20と混合させることで、四塩化ケイ素を気体として供給するためである。

【0031】最後に、図20に示すように、プロピレングリコールモノメチルエーテルアセテート(propylene glycol monomethyletheracetate: CH, CH (OCOCH,) CH, OCH,) 溶液によりレジスト21を剥離する。前記のように、黒色顔料入りポリイミド膜11とA1遮光膜10との間に、酸化銅膜41aを形成し、この酸化銅膜41aにマーカ15を形成することで、マスク寸法(正 30規寸法)に対して 1μ m程度のズレで、つまり、サイドエッチング量yが 1μ m程度であり、寸法ばらつきが少ないマーカ15を得ることができる。

【0032】尚、前記の反射防止膜は、可視光を吸収する膜であればよい。この反射防止膜の開口部がマーカ部となり、開口部のA1遮光膜からのみ可視光が反射し、開口部の周囲にある反射防止膜からは可視光が反射しないので、くっきりとマーカが見えるようになる。

[0033]

【発明の効果】この発明によれば、黒色顔料入りポリイ 40 ミド膜とA1 遮光膜の間に、反射防止膜である窒化チタン膜または酸化銅膜を形成し、この反射防止膜に、チップとケースとの位置合わせマークを形成することで、寸法ばらつきが少ないマーカが形成できる。

【図面の簡単な説明】

【図1】この発明の第1実施例の半導体装置の要部断面 図

【図2】この発明の第2実施例の半導体装置の要部製造 工程断面図

【図3】図2に続く、この発明の第2実施例の半導体装 50

置の要部製造工程断面図

【図4】図3に続く、この発明の第2実施例の半導体装置の要部製造工程断面図

【図5】図4に続く、この発明の第2実施例の半導体装置の要部製造工程断面図

【図6】図5に続く、この発明の第2実施例の半導体装置の要部製造工程断面図

【図7】図6に続く、この発明の第2実施例の半導体装置の要部製造工程断面図

【図8】図7に続く、この発明の第2実施例の半導体装置の要部製造工程断面図

【図9】図8に続く、この発明の第2実施例の半導体装置の要部製造工程断面図

【図10】図9に続く、この発明の第2実施例の半導体 装置の要部製造工程断面図

【図11】この発明の第3実施例の半導体装置の要部断 面図

【図12】図11に続く、この発明の第4実施例の半導体装置の要部製造工程断面図

【図13】図12に続く、この発明の第4実施例の半導体装置の要部製造工程断面図

【図14】図13に続く、この発明の第4実施例の半導体装置の要部製造工程断面図

【図15】図14に続く、この発明の第4実施例の半導体装置の要部製造工程断面図

【図16】図15に続く、この発明の第4実施例の半導体装置の要部製造工程断面図

【図17】図15に続く、この発明の第4実施例の半導体装置の要部製造工程断面図

0 【図18】図17に続く、この発明の第4実施例の半導体装置の要部製造工程断面図

【図19】図18に続く、この発明の第4実施例の半導体装置の要部製造工程断面図

【図20】図19に続く、この発明の第4実施例の半導体装置の要部製造工程断面図

【図21】従来の半導体装置の要部断面図


【図22】黒色顔料入りポリイミド膜に位置合わせマーカを形成する様子を示す図

【符号の説明】

- 1 半導体基板
- 2 p型ウエル層
- 3 n'層
- 4. ゲート酸化膜
- 5 減圧CVD法
- 6 BPSG膜
- 7 A 1 合金膜
- 8 プラズマ酸化膜
- 9 プラズマ窒化膜
- 10 A l 遮光膜
- 11 黒色顔料入りポリイミド膜

- 12、15b 開口部
- 13 クリア・モールド樹脂
- 15、15a、16 マーカ
- 17 レンズ付きケース
- 18 レンズ

【図1】



21 レジスト


31 接続孔

41 窒化チタン膜


41a 酸化銅膜

x、y、z サイドエッチング量


【図2】




【図3】




【図4】




【図5】




【図6】




【図7】





【図8】






【図19】





[図20]

[図21]



【図22】

